

Diseño e Implementación de un Semáforo Vehicular y Peatonal Basado en Lógica Digital Discreta

Propuesta de Diseño

1st Kevin Méndez Carvajal *Ingeniería en Electrónica*
Instituto Tecnológico de Costa Rica
 Laboratorio de Electrónica Analógica
 kemendez@estudiantec.cr

2nd Brandon Nájera Zúñiga *Ingeniería en Electrónica*
Instituto Tecnológico de Costa Rica
 Laboratorio de Electrónica Analógica
 brandonnz@estudiantec.cr

3rd Wilson Osejo Ruiz *Ingeniería en Electrónica*
Instituto Tecnológico de Costa Rica
 Laboratorio de Electrónica Analógica
 wilsonruiz@estudiantec.cr

Resumen

El presente documento describe la propuesta de diseño de un sistema de semáforo vehicular y peatonal implementado en su totalidad con electrónica digital discreta, sin el empleo de microcontroladores ni dispositivos lógicos programables. El sistema se organiza en tres subsistemas funcionales: (i) una fuente de alimentación lineal que transforma la red de 120 V_{AC} en niveles de continua regulados; (ii) una unidad de control lógico secuencial encargada de gestionar los tiempos del ciclo semafórico, un display de siete segmentos para la cuenta regresiva peatonal y un generador de audio para la señalización sonora; y (iii) un subsistema de iluminación de potencia que conmuta los arreglos de diodos emisores de luz (LED) vehiculares y peatonales. Se presenta el diagrama de bloques general, la máquina de estados que rige la secuencia de luces, los criterios de selección de componentes y los lineamientos para la simulación en Multisim y la posterior implementación física en al menos dos placas de circuito impreso (PCB).

Palabras Clave

Semáforo, lógica secuencial, temporizador 555, contador BCD, decodificador de siete segmentos, fuente lineal, regulador de voltaje, driver de LED, PCB.

I. INTRODUCCIÓN

La regulación del tránsito vehicular y peatonal en intersecciones urbanas constituye uno de los problemas de ingeniería de control más representativos para la enseñanza de la electrónica digital, dado que combina temporización precisa, lógica secuencial, interfaces de potencia y, en su versión completa, la integración de subsistemas analógicos (fuente de alimentación, amplificación de audio) con subsistemas digitales (contadores, decodificadores, máquinas de estado). El presente proyecto retoma este problema clásico con la restricción pedagógica de prescindir de cualquier dispositivo programable —microcontroladores, FPGA o plataformas tipo Arduino—, forzando la solución hacia la integración de circuitos integrados de mediana escala (MSI) tales como contadores síncronos, decodificadores BCD a siete segmentos, temporizadores 555 y biestables discretos.

Desde la perspectiva de la integración análogo-digital, el proyecto exige que el diseñador resuelva simultáneamente tres dominios de diseño que en la práctica profesional rara vez se abordan de forma aislada: el diseño de fuentes de alimentación lineales con disipación térmica calculada (dominio analógico de potencia), el diseño de máquinas de estado y bases de tiempo digitales (dominio digital secuencial), y el diseño de etapas de conmutación e interfaz de potencia para cargas de alto consumo como arreglos de LED (dominio de electrónica de potencia a pequeña escala). Esta propuesta de diseño documenta el análisis preliminar de los tres subsistemas, sienta las bases topológicas y conceptuales de cada etapa, y deja explícitamente señalados los puntos en los que se requieren los valores numéricos definitivos (tiempos de ciclo, referencias de circuitos integrados disponibles en laboratorio y parámetros del oscilador de audio) que serán proporcionados en una iteración posterior del proyecto.

I-A. Objetivo General

Introducir aprendizaje de ingeniería en donde requiera poner en práctica las habilidades y conceptos adquiridos en el uso de las herramientas de simulación, equipos de medición, prototipado.

I-B. Objetivos Específico

1. Diseñar una fuente de alimentación lineal completa (transformador, rectificador, filtro y reguladores) capaz de suministrar las tensiones necesarias al sistema, con el adecuado manejo de disipación térmica.
2. Implementar la lógica secuencial de control del semáforo utilizando exclusivamente circuitos integrados digitales discretos (temporizadores, contadores, compuertas y biestables), sin dispositivos programables, para gestionar los tiempos de 30 s, 5 s y 20 s, así como la cuenta regresiva en displays de 7 segmentos y la señal de audio con cambio de frecuencia.
3. Diseñar los circuitos de conmutación (drivers transistorizados) para el manejo de los arrays de LEDs vehiculares y peatonales, asegurando la correcta iluminación y la disipación de potencia.
4. Utilizar herramientas de simulación (Multisim), (Circuit Wizard) para verificar la integración de las tres etapas (alimentación, control y potencia), y posteriormente implementar el sistema completo en una maqueta física con al menos dos circuitos impresos fabricados en laboratorio.
5. Fomentar el trabajo colaborativo en equipo, aplicando buenas prácticas de ensamblaje, medición y documentación técnica bajo el formato IEEE y control de versiones.

=

II. DIAGRAMA DE BLOQUES GENERAL

El sistema se concibe como la interconexión jerárquica de los tres subsistemas descritos en la introducción. La Fig. 1 resume dicha jerarquía: el subsistema de alimentación entrega los niveles de tensión regulados necesarios tanto a la lógica de control (nivel TTL/CMOS) como a las etapas de potencia del subsistema de iluminación; el subsistema de control lógico genera las señales de habilitación, los códigos BCD de cuenta regresiva y la señal de audio, mientras que el subsistema de iluminación recibe dichas señales lógicas y las traduce en corrientes de conmutación capaces de excitar los arreglos de LED.




Figura 1: Diagrama de bloques general del sistema y su jerarquía de subsistemas.

III. DESARROLLO TÉCNICO

III-A. Subsistema 1: Alimentación (AC/DC)

El subsistema de alimentación convierte la tensión de red de 120 V_{AC} a 5 V_{DC} regulado para alimentar la lógica digital del semáforo. Aunque el diseño general contempla la posibilidad de rectificación de onda completa y múltiples niveles de tensión, la implementación real utiliza un transformador con rectificación de media onda, según los componentes disponibles.

III-A1. Descripción del circuito implementado: Se parte de la red eléctrica de 120 V_{AC} , 60 Hz . El transformador MIYAKO LP-573 (relación 10:1) reduce la tensión. Solo se utiliza una mitad del secundario (terminal superior y central como GND), obteniendo aproximadamente 12 V_{AC} en el secundario. Posteriormente, se realiza una rectificación de media onda con un diodo 1N4007, se filtra con un capacitor electrolítico de $4700\text{ }\mu\text{F}$ a 25 V , y finalmente se regula con un LM7805 provisto de disipador de calor. En la salida se colocó una resistencia de $50\text{ }\Omega$ / 5 W como carga de prueba.

Las características principales de los componentes son:

- **Transformador MIYAKO LP-573:** Relación 10:1, salida nominal 12 V_{AC} (usando terminal superior y central).
- **Diodo 1N4007:** Rectificador de silicio, $V_{RRM} = 1000\text{ V}$, $I_{F(AV)} = 1\text{ A}$, caída directa $\approx 0,7\text{ V}$.
- **Capacitor de filtro:** $4700\text{ }\mu\text{F}$ / 25 V .
- **Regulador de voltaje:** LM7805 con disipador térmico.
- **Resistencia de carga:** $50\text{ }\Omega$ / 5 W .

III-A2. Reguladores lineales y justificación: En la implementación real del sistema se utiliza únicamente el regulador lineal LM7805, el cual entrega 5 V_{DC} regulados para alimentar toda la lógica digital del semáforo (contadores, decodificador BCD-7 segmentos, máquina de estados, oscilador de audio, etc.).

Aunque la propuesta inicial contemplaba el uso de reguladores adicionales (LM7812 o LM7809) para los arreglos de LED, en esta etapa se trabaja con un único nivel de 5 V para simplificar el diseño.

III-A3. Cálculo de disipación de calor: La potencia disipada en el regulador LM7805 se calcula con la ecuación:

$$P_D = (V_{IN} - V_{OUT}) \cdot I_L \quad (1)$$

Donde: $V_{OUT} = 5\text{ V}$ $V_{IN} \approx 15\text{ V}$ (voltaje aproximado después del rectificador de media onda y el capacitor de $4700\text{ }\mu\text{F}$)
 $I_L \approx 100\text{ mA}$ (corriente con la resistencia de carga de $50\text{ }\Omega$)

Cálculo de potencia disipada:

$$P_D = (15 - 5) \times 0,1 = 1,0\text{ W} \quad (2)$$

La temperatura de juntura se estima mediante:

$$T_J = T_A + P_D \cdot \theta_{JA} \quad (3)$$

Dado que el LM7805 cuenta con su disipador de calor instalado, se estima una resistencia térmica juntura-ambiente θ_{JA} entre $20\text{ }^\circ\text{C W}^{-1}$ a $25\text{ }^\circ\text{C W}^{-1}$ (valor típico con disipador pequeño a mediano).

Cálculo con disipador:

$$T_A = 25\text{ }^\circ\text{C} \text{ (temperatura ambiente)} \quad \theta_{JA} \approx 22\text{ }^\circ\text{C W}^{-1}$$

$$\Delta T = 1,0 \times 22 = 22\text{ }^\circ\text{C} \quad \Rightarrow \quad T_J \approx 47\text{ }^\circ\text{C}$$

Este valor está muy por debajo del límite máximo del fabricante ($125\text{ }^\circ\text{C}$), por lo que el regulador opera en condiciones térmicas seguras.

La instalación del disipador de calor es adecuada para el consumo actual del circuito. Se recomienda verificar la temperatura cuando se conecte la carga completa del semáforo.

Figura 2: Esquemático completo del subsistema de alimentación.

III-A4. Esquemático de la fuente:

III-B. Subsistema 2: Control Lógico, Display y Sonido

Este subsistema constituye el núcleo de decisión del semáforo y fue implementado exclusivamente con lógica combinatorial y secuencial discreta, utilizando circuitos integrados de mediana escala (MSI) sin ningún dispositivo programable.

III-B1. Bases de tiempo (relojes): La referencia temporal del sistema se genera mediante tres temporizadores LM555CM configurados en modo astable: - Uno para la base de tiempo principal de conteo (reloj de 1 Hz). - Uno para la generación del tono de audio normal. - Uno para el tono agudo de aviso final (últimos 5 segundos).

Se utilizaron resistencias de $33\text{ k}\Omega$, $56\text{ k}\Omega$, $68\text{ k}\Omega$, $10\text{ k}\Omega$ y capacitores de $10\text{ }\mu\text{F}$ y 10 nF , ajustados para obtener las frecuencias requeridas según la ecuación:

$$f_{osc} = \frac{1,44}{(R_1 + 2R_2)C_1} \quad (4)$$

III-B2. Contador de tiempo y Display de cuenta regresiva: El tiempo de cruce peatonal de 25s se implementa con dos contadores síncronos 74LS192N en cascada (unidades y decenas) operando en modo descendente, partiendo del valor 25 y decrementando hasta 0. La salida BCD de estos contadores se decodifica mediante dos integrados 4511BD (decodificador BCD a 7 segmentos con latch interno), uno para cada dígito, alimentando el único display de 7 segmentos presente en el circuito.

Cada segmento del display se protege con resistencias limitadoras de 330Ω . Adicionalmente, cuando la cuenta alcanza el valor 5, una etapa comparadora detecta dicho estado y conmuta la frecuencia de un oscilador que alimenta al buzzer, aumentando la cadencia del pitido para alertar al peatón de que el tiempo de cruce está por finalizar.

Esta configuración permite visualizar claramente la cuenta regresiva para el peatón, complementada con la señal sonora de advertencia en los últimos segundos.

III-B3. Generador de sonido y Amplificador: La señal sonora se genera con un tercer LM555CM. Un interruptor DPDT junto con resistencias de $31\text{ k}\Omega$ permite conmutar entre dos frecuencias (tono normal y tono agudo) durante los últimos 5 segundos del cruce peatonal.

Dado que la salida del 555 no entrega suficiente corriente para accionar el buzzer, se utilizó un transistor 2N2222A como driver en configuración de interruptor, con una resistencia de $1\text{ k}\Omega$ en la base. El buzzer utilizado es de 8Ω .

III-B4. Lógica de la máquina de estados: La lógica combinacional y el registro de estado se implementaron con: - Inversores: 6 unidades 7404N - Compuertas AND: 7 unidades 7408J - Biestable dual tipo D: 74LS74D (para almacenar el estado actual)

Además, se incorporó un controlador de voltaje DPDT para facilitar pruebas y conmutación entre modos de operación.




Figura 3: Interconexión simplificada entre la cadena de conteo/visualización (7 segmentos) y la cadena de generación de sonido.

III-C. Subsistema 3: Iluminación (LED Vehicular y Peatonal)

Este subsistema se encarga de encender y apagar los arreglos de LEDs correspondientes a las luces vehiculares (rojo, amarillo y verde) y peatonales (rojo y verde), según las señales de control generadas por la máquina de estados.

III-C1. Descripción del circuito implementado: La conmutación de los LEDs se controla mediante señales lógicas provenientes del subsistema de control. Se utilizó el temporizador dual NE556 (equivalente a dos 555 en un solo encapsulado) junto con compuertas lógicas 74LS02 (NOR) y 74LS05 (inversores) para generar y acondicionar las señales de activación de cada color.

Los componentes principales utilizados fueron: - Resistencias de $330\ \Omega$ para limitar la corriente en cada LED. - Resistencias variables de $10\ \text{k}\Omega$ y $50\ \text{k}\Omega$ junto con capacitores de $100\ \mu\text{F}$ y $10\ \text{nF}$ para ajustar tiempos y señales en el NE556. - Diodo 1N4001 para protección en algunas ramas.

Cada LED (rojo, amarillo y verde) cuenta con su resistencia limitadora de $330\ \Omega$ para una correcta polarización a $5\ \text{V}$.

III-C2. Cálculo de resistencia limitadora: La resistencia en serie con cada LED se calculó con la fórmula:

$$R_{LED} = \frac{V_{CC} - V_F}{I_F} \quad (5)$$

Utilizando $V_{CC} = 5\ \text{V}$, $V_F \approx 2\ \text{V}$ (LED rojo/amarillo) e $I_F \approx 10\ \text{mA}$ (corriente segura para simulación y prototipo), se seleccionó la resistencia estándar de $330\ \Omega$, la cual ofrece un buen compromiso entre brillo y protección del LED.

III-C3. Control lógico de las luces: Las señales de habilitación para cada color de LED provienen de la máquina de estados y son procesadas mediante compuertas 74LS02 (NOR) y 74LS05 (inversores) para obtener la lógica correcta de activación (rojo vehicular, amarillo, verde vehicular, rojo peatonal y verde peatonal). El temporizador NE556 se utilizó para generar secuencias temporizadas complementarias a la lógica principal.




Figura 4: Interconexión simplificada del subsistema de iluminación: cascada de osciladores NE566/NE556 y lógica de combinación mediante compuertas 74LS02/74LS05 hacia los LEDs vehiculares y peatonales.

III-C4. Consideraciones de diseño: Aunque en una implementación final de potencia se recomendaría el uso de transistores 2N2222A como drivers para cada arreglo de LEDs, en la simulación en Circuit Wizard se logró un funcionamiento correcto con salidas directas de las compuertas lógicas y el NE556, gracias al bajo consumo de los LEDs individuales utilizados. Para la implementación física en PCB se deberá evaluar si es necesario añadir etapas de potencia adicionales según la cantidad de LEDs por color.

Realizar pruebas de corriente por cada color de LED y temperatura de los transistores/drivers una vez montado el sistema completo.

III-C5. Distribución de calor y potencia en el PCB: Los conductores que transportan la corriente de los arreglos de LED deben dimensionarse considerando el incremento de temperatura admisible por unidad de ancho de pista, conforme a las curvas estándar de IPC-2221 para el cobre de la capa correspondiente, evitando además rutas largas y estrechas que concentren disipación resistiva ($P = I^2 R_{pista}$) en zonas críticas del PCB.

IV. MÁQUINA DE ESTADOS DEL SEMÁFORO

Se propone modelar el control del semáforo como una máquina de Moore de cuatro estados, en la cual las salidas (luces vehiculares, luces peatonales, habilitación de contador y modo de audio) dependen únicamente del estado presente, simplificando la lógica combinatorial de salida frente a una implementación de Mealy.

IV-A. Definición de estados

- **S0 – Verde vehicular / Rojo peatonal** (duración indeterminada; el sistema permanece en este estado hasta que se detecta una solicitud peatonal mediante el pulsador P).
- **S1 – Rojo vehicular / Verde peatonal** (cruce peatonal habilitado, duración fija de 20 s).
- **S2 – Rojo vehicular / Peonat intermitente** (aviso de cierre de cruce, duración fija de 30 s).
- **S3 – Amarillo vehicular / Rojo peatonal** (transición de retorno, duración fija de 5 s).

Tras S3 el sistema retorna a S0. Cada estado, salvo S0, finaliza al recibir el pulso de cuenta terminal (TC) de su temporizador asociado: TC_{20} , TC_{30} y TC_5 , respectivamente.

IV-B. Diagrama de estados




Figura 5: Diagrama de estados (máquina de Moore) del ciclo semafórico.

IV-C. Tabla de transición de estados

Codificando los estados en binario como $Q_1Q_0 \in \{00, 01, 10, 11\}$ para S0, S1, S2 y S3 respectivamente, la Tabla I resume la lógica de próximo estado.

Tabla I: Tabla de transición de estados

Estado	Q_1Q_0	Condición	Próximo	$Q_1^+Q_0^+$
S0	00	$P = 0$	S0	00
S0	00	$P = 1$	S1	01
S1	01	$TC_{20} = 0$	S1	01
S1	01	$TC_{20} = 1$	S2	10
S2	10	$TC_{30} = 0$	S2	10
S2	10	$TC_{30} = 1$	S3	11
S3	11	$TC_5 = 0$	S3	11
S3	11	$TC_5 = 1$	S0	00

IV-D. Tabla de salidas (máquina de Moore)

Tabla II: Salidas asociadas a cada estado

Estado	Veh. R/A/V	Peat. R/V	Cont. habilitado	Audio
S0	0/0/1	1/0	—	Apagado
S1	1/0/0	0/1	25 s $\rightarrow$ 6 s	Tono normal
S2	1/0/0	Int.	5 s $\rightarrow$ 0 s	Tono agudo
S3	0/1/0	1/0	—	Apagado

V. CRITERIOS DE SELECCIÓN DE COMPONENTES

La implementación se realizó principalmente con la familia lógica TTL (serie 74LS y 74xx) por su disponibilidad en el laboratorio y buena capacidad de fan-out para excitar displays y LEDs indicadores. Se utilizaron:

- Contadores: **74LS192N** - Biestables: **74LS74D** - Compuertas: **7404N** (inversores) y **7408J** (AND) - Decodificadores: **4511BD** (familia CMOS, compatible con 5 V) - Osciladores: **NE566** (VCO) y **NE556** (doble temporizador 555) - Compuertas de combinación: **74LS02** (NOR cuádruple) y **74LS05** (inversor hexagonal, salida en colector abierto)

La mezcla de familias TTL y CMOS (4511) fue posible gracias a que ambos operan correctamente a 5 V. Los transistores 2N2222A se seleccionaron por su alta ganancia de corriente y capacidad para conmutar el buzzer y posibles LEDs de potencia. Todos los componentes fueron elegidos considerando su disponibilidad en el laboratorio y facilidad de implementación en protoboard y PCB. La selección entre familias lógicas TTL (serie 74LS) y CMOS (serie 4000) se realiza considerando los siguientes criterios: (i) compatibilidad de niveles de voltaje con el resto del sistema, dado que la serie 4000 admite un rango de alimentación más amplio (3 V a 15 V) lo cual facilita operar a 12 V sin etapas adicionales de traslación de niveles, mientras que la serie 74LS está optimizada para 5 V; (ii) velocidad de conmutación, donde la serie 74LS ofrece tiempos de propagación menores, relevantes únicamente si se requieren frecuencias de reloj elevadas, lo cual no es crítico en este proyecto dado que las bases de tiempo son del orden de 1 Hz; (iii) capacidad de corriente de salida en TTL para excitar cargas como LED indicadores de baja potencia sin etapas de amplificación adicionales; y (iv) disponibilidad en el laboratorio del curso.

Para la generación de las bases de tiempo de las luces vehiculares y peatonales se emplearon tres circuitos integrados temporizadores en cascada: un NE566 (oscilador controlado por tensión) en la primera etapa, cuya frecuencia se ajusta mediante una resistencia y un capacitor externos, lo cual resultó conveniente durante la calibración experimental del ciclo de tiempos en el laboratorio; y dos NE556 en las etapas posteriores, aprovechando que cada encapsulado integra dos temporizadores tipo 555 independientes, reduciendo así el número de componentes discretos frente a usar cuatro 555 individuales. La elección de las compuertas 74LS02 (NOR cuádruple) y 74LS05 (inversor hexagonal con salida en colector abierto) responde a la necesidad de combinar e invertir las señales provenientes de los temporizadores para generar las secuencias de encendido de los LEDs vehiculares y peatonales; la salida en colector abierto del 74LS05 facilita además acoplar directamente cargas como LEDs sin requerir etapas adicionales de adaptación de corriente. Para la protección de los nodos asociados al segundo temporizador se utilizó un diodo 1N4001, cuyo voltaje inverso repetitivo de 50 V y corriente promedio de 1 A son suficientes para esta etapa de baja potencia, sin necesidad de sobredimensionar como en la etapa de rectificación principal. Finalmente, los LEDs indicadores (rojo, amarillo y verde) se polarizaron mediante resistencias limitadoras de $330\ \Omega$, calculadas a partir de la alimentación de 5 V, una caída típica de 2 V en el LED y una corriente de operación cercana a 10 mA, valor comercial estándar que garantiza brillo adecuado sin exceder la corriente máxima permitida por los LEDs ni por las salidas de los integrados TTL.

Para la rectificación de la fuente se utiliza un diodo 1N4007 configurado como rectificador de media onda, aprovechando solo una mitad del secundario del transformador MIYAKO LP-573. Este diodo ofrece un amplio margen de seguridad con un voltaje inverso repetitivo de 1000 V y una corriente promedio de 1 A, lo que lo hace más que suficiente para manejar la corriente de carga y el pico de corriente de arranque del capacitor electrolítico de $4700\ \mu\text{F}$.

VI. SIMULACIÓN

La validación funcional del diseño se realizará en el entorno Multisim (o un simulador SPICE equivalente disponible), siguiendo una estrategia de integración incremental por subsistemas:

1. **Simulación aislada de la fuente de alimentación:** verificación del voltaje de rizado tras el filtro capacitivo y de la regulación de salida de los LM7805/LM7812 bajo variación de carga. La validación funcional del diseño se realizó en el simulador Multisim, verificando cada etapa de forma incremental. A continuación se presentan los resultados más relevantes de la simulación del subsistema de alimentación:

- Salida del transformador (secundario): $12\ \text{V}_{\text{AC}}$ (valor nominal). - Después del rectificador de media onda y capacitor de filtro ($4700\ \mu\text{F}$): Voltaje DC promedio = 15,918 V Rizado (componente AC) = $100,775\ \text{mV}_{\text{pp}}$

- Salida final del regulador LM7805: Voltaje DC = 5 V (estable y regulado) Rizado (componente AC) = $18,448\ \mu\text{V}_{\text{pp}}$

Con la resistencia de carga de $50\ \Omega$ conectada, se obtuvo una corriente de aproximadamente:

$$I_L = \frac{5}{50} = 100\ \text{mA}$$

La potencia disipada en el LM7805 resulta:

$$P_D = (15,918 - 5) \times 0,1 \approx 1,09\ \text{W}$$

Estos resultados confirman un excelente desempeño de la fuente: - El rizado a la entrada del regulador es muy bajo gracias al capacitor de $4700\ \mu\text{F}$. - El rizado a la salida es prácticamente negligible ($18,45\ \mu\text{V}$), garantizando una alimentación

limpia para la lógica digital. - La disipación térmica de 1,09 W es fácilmente manejable con el disipador instalado en el LM7805.

2. **Integración de los tres subsistemas:** conexión del bloque de control y del bloque de iluminación a la salida regulada de la fuente, verificando que no exista caída de tensión significativa en los rieles de alimentación al conmutar simultáneamente todos los arreglos de LED, y que el generador de audio module correctamente su frecuencia en los últimos cinco segundos del cruce peatonal.

La validación funcional se realizará en Multisim siguiendo una estrategia incremental:

1. Simulación aislada de la fuente de alimentación (verificación de voltaje, rizado y regulación del LM7805).
2. Simulación del bloque de control: osciladores 555, contadores 74LS192, decodificadores 4511 y máquina de estados con 74LS74.
3. Simulación del generador de audio y amplificador con 2N2222A.
4. Integración completa de los tres subsistemas, verificando la secuencia de luces, cuenta regresiva y señal sonora.

VII. CONSIDERACIONES PARA EL PCB

Conforme a los lineamientos del proyecto, la implementación física se distribuirá en al menos dos placas de circuito impreso, con la siguiente repartición como una propuesta de subsistemas:

- **PCB 1:** Subsistema de alimentación completo (transformador externo, puente rectificador, filtro capacitivo, reguladores LM7805/LM7812 con sus respectivos disipadores)
- **PCB 2:** Subsistema de control lógico completo de las luces leds

Esta separación física responde a un criterio de aislamiento de ruido: las corrientes de conmutación de los arreglos de LED y los transitorios de la etapa de rectificación pueden inducir ruido sobre la lógica digital si comparten plano de tierra sin un adecuado desacople, por lo que se recomienda interconectar ambas placas mediante un conector dedicado que separe físicamente la tierra de potencia (PCB 1) de la tierra de señal (PCB 2), uniéndolas en un único punto de referencia (estrella) cercano a la fuente.

REFERENCIAS

- [1] R. L. Boylestad and L. Nashelsky, *Electrónica: Teoría de Circuitos y Dispositivos Electrónicos*, 11.^a ed. Ciudad de México, México: Pearson Educación, 2013.
- [2] T. L. Floyd, *Fundamentos de Sistemas Digitales*, 11.^a ed. Madrid, España: Pearson Educación, 2015.
- [3] A. S. Sedra and K. C. Smith, *Microelectronic Circuits*, 7.^a ed. New York, NY, USA: Oxford University Press, 2014.
- [4] Texas Instruments, *NE555 Precision Timer*, Datasheet SLFS022, 2014.
- [5] Texas Instruments, *SN74LS192 Synchronous 4-Bit Up/Down Decade Counter*, Datasheet, 2015.
- [6] Texas Instruments, *CD4511 BCD-to-7-Segment Latch/Decoder/Driver*, Datasheet, 2003.
- [7] Texas Instruments, *LM78XX Series Voltage Regulators*, Datasheet, 2020.
- [8] ON Semiconductor, *TIP31/TIP31A/TIP31C Datasheet*, 2013.
- [9] IPC, *IPC-2221: Generic Standard on Printed Board Design*, Bannockburn, IL, USA: IPC, 2012.